Dans les convertisseurs de données à grande vitesse et les conceptions radio 5G, les sources de fréquences sont souvent des goulots d'étranglement cachés.Les exigences de performance deviennent plus difficiles à satisfaireLa liste des exigences ne cesse de s'allonger et son orientation entre souvent en conflit avec les objectifs de performance.
Comme les fondations d'un bâtiment, tout ce qui est construit sur la source de fréquence sera affecté si elle change.toute instabilité qui se propage dans tout le système, peu importe à quel point les autres parties sont bien conçues.
Le noyau de chaque synthétiseur de fréquence est une boucle à verrouillage de phase (ci-après dénommée PLL).Il distingue une écurie, source de fréquence contrôlable à partir d'un oscillateur à dérive.
Les applications modernes telles que les radios, les radars, les réseaux phasés, les équipements de test multibande et les infrastructures sans fil nécessitent un saut constant entre différentes fréquences pour éviter les interférences.prise en charge multicanalLe système est équipé d'un système de détection de fréquences (PLL) qui permet de détecter les fréquences de l'appareil et de modifier la fréquence de son signal.Le temps de verrouillage affecte directement la vitesse de réponse de l'ensemble du produit.
Les convertisseurs de données fonctionnent en mesurant les signaux d'entrée à des intervalles précis et réguliers, généralement des millions de fois par seconde.Toute incertitude de synchronisation (également appelée jitter) dans l'horloge signifie que la mesure a lieu au mauvais momentLe signal est plus rapide, plus l'effet est sévère.
Dans la radio 5G, le même problème se produit sous différentes formes: l'oscillateur local place précisément le signal radio à la fréquence correcte.Le bruit de phase dans la source d'horloge est converti en jitter d'échantillonnage, ce qui limite directement le SNR du convertisseur et affecte enfin les indicateurs au niveau du système tels que l'amplitude du vecteur d'erreur (EVM).
Dans les deux cas, les résultats sont les mêmes: l'incertitude de la source de fréquence entraînera une erreur qui ne pourra pas être corrigée en aval.Le convertisseur avec d'excellentes performances dynamiques ne peut atteindre son indice de performance cible que lorsque l'horloge qui le conduit est également précise.
En fait, le bruit de phase du synthétiseur détermine la quantité d'incertitude de synchronisation accumulée dans le signal d'horloge (représenté par la jitter RMS,qui est une valeur unique représentant la taille moyenne de ces erreurs de synchronisation), et détermine ainsi la quantité de bruit et de distorsion du convertisseur consommée avant la numérisation du signal.
Considérations de conception
Lors de la conception de convertisseurs de données à haut débit et d'applications 5G, il faut tenir compte de divers compromis susceptibles d'affecter les performances:
Le bruit de phase détermine le bruit de fond et fixe la limite supérieure de la plage dynamique pour déterminer la meilleure résolution possible du signal,Peu importe à quel point il est remarquable à d'autres égardsDans la radio 5G, il détermine si le schéma de modulation peut être décodé sur le récepteur.
La gamme de fréquences détermine la flexibilité. Un synthétiseur qui peut couvrir la bande de fréquences cible sans doubler ou diviser la fréquence externe peut simplifier la conception,réduire le nombre de composants et éliminer le bruit et la complexité introduits par ces cascades supplémentaires.
Le temps de verrouillage détermine la rapidité avec laquelle le système peut changer de canal ou répondre à des conditions dynamiques - essentiel dans les applications de saut de fréquence et de direction du faisceau.
PLL verrouille sa sortie à une fréquence en comparant et en corrigeant continuellement sa sortie à la référence.nécessite du temps pour se stabiliser parce que la boucle doit détecter l'erreur, réagit et se stabilise avant que la sortie puisse être utilisée.
Dans les conceptions traditionnelles, la bande passante de la boucle qui détermine la vitesse de réponse du PLL affecte également directement les performances du bruit de phase.Réduire la boucle pour améliorer le bruit de phase peut affecter négativement le temps de verrouillageCe compromis fondamental signifie que les concepteurs doivent choisir ce qui est le plus important pour leur application - et en supporter les conséquences.
La dernière génération de synthétiseur de fréquence N fractionnaire intégré résout directement ces compromis.Les premières solutions ont forcé les concepteurs à choisir entre la performance du bruit de phase et l'intégration, tandis que les appareils plus récents combinaient un bruit de phase ultra-faible, une couverture à large fréquence, un temps de verrouillage rapide et un emballage compact,intégrer des pièces qui nécessitaient auparavant plusieurs composants distincts dans une seule solution.
Pour l'horloge de conversion de données, cela signifie que le bruit de fond de la source de fréquence n'est plus une contrainte sur la plage dynamique du système.Cela signifie que la réalisation d'objectifs d'amplitude de vecteur d'erreur exigeants devient un problème de source de fréquence résolu plutôt qu'un problème qui doit être conçu autour de lui.- g.
Les systèmes RF modernes utilisent généralement un synthétiseur PLL à division N fractionné pour générer une horloge d'échantillonnage et un oscillateur local.La modulation du rapport de division de fréquence introduit un bruit quantitatif et un bruit fractionnaireLe bruit produit par l'amplificateur ou le filtre affectera le signal, mais le bruit produit par la source de fréquence détruira la référence,Alors que la mauvaise référence détruira tous les modules qui dépendent de la référence.
Le VCO sur puce simplifie la conception des cartes de circuits
La synthèse de fréquences à large bande a traditionnellement impliqué l'assemblage de chaînes de signaux avec des composants discrets (VCO externes, PLL, tampons, etc.) et les difficultés de disposition qui en découlent.Inc.. (ADI) simplifie la conception des circuits imprimés en intégrant VCO dans une solution de puce, intégrant l'ensemble de la chaîne de signal dans un seul appareil,et offrant des capacités d'étalonnage rapide pour le saut de fréquence sans sacrifier les performances de bruit de phase et de jitter requises pour les radios 5G et les conceptions de convertisseurs de données à grande vitesse.g.
La commutation de fréquence ne se fait pas en une seule fois.il doit passer par trois étapes différentes avant que la sortie puisse être modifiée à une fréquence disponibleIl reçoit d'abord une commande de commutation, puis recherche en interne les réglages appropriés pour produire la fréquence requise.généralement 100 à 250 microsecondes dans les appareils à large bande modernesEnfin, il se stabilise pour que la sortie soit suffisamment propre et disponible.
La série ADF4382 de l'ADI résout directement le problème des liaisons intermédiaires lentes.mais utilise plutôt une table de recherche sur la puce qui contient des paramètres précalculés pour les points connus dans 32 gammes de fréquencesLorsqu'une nouvelle fréquence est requise, il trouve deux points de stockage les plus proches et interpelle entre eux afin que les réglages corrects soient presque immédiatement disponibles.le temps total de verrouillage peut être réduit à moins de 10 microsecondes, avec un minimum de 2 microsecondes.